جلسه ۱۸: مدارهای ترتیبی، رجیستر، Shift Register، و شمارنده (Counter) در Verilog
472 بار بازدید -
4 سال پیش
-
در این جلسه مثال های
در این جلسه مثال های بیشتری از وریلاگ (Verilog) برای شبیه سازی (Simulation) طراحی های دیجیتال و سنتز آن ها بر روی FPGA مطرح کردیم. پس از انواع رجیستر یا ثبات (Register)، چندین مدل شیفت رجیستر (Shift Register) طراحی کردیم و روش کار با inout ها در وری لاگ (Verilog HDL) را توضیح دادیم.
پس از آن چند مدل شمارنده (Counter) طراحی کردیم.
4 سال پیش
در تاریخ 1399/09/09 منتشر شده
است.
472
بـار بازدید شده