جلسه ۲۰: کنترلر و ماشین حالت در وریلاگ (State Machine Controllers Verilog)

در این جلسه به بررسی روش‌های توصیف ماشین حالت (State Machine) در وریلاگ (Verilog) و مدل هافمن (Huffman Style) پرداختیم. از آنجا که ماشین حالت در Verilog برای طراحی کنترلر (Controller FSM) بسیار پراستفاده است تسلط بر روش توصیف آن مخصوصاً مدل هافمن (Huffman Model) بسیار حائز اهمیت است. به طور کلی با مثال‌های متعدد روش‌های توصیف ماشین حالت در Verilog به خصوص روش مدل هافمن (Huffman Coding Style) را کامل شرح دادیم. همچنین طراحی ماشین حالت به کمک ROM یا Lookup Table را با مثال توضیح دادیم. در پایان راجع به سنتز (Synthesis) مدارهای ترتیبی و طراحی قابل سنتز (Synthesizable Design) توضیحات کلی ارائه کردیم.

• #تحصیلات_و_یادگیری
• #huffman_style
• #ماشین_حالت
• #وریلاگ
• #verilog
• #state_machine