جلسه ۱۴: مدارهای ترکیبی در Verilog، توصیف با Assign و Always Block

این جلسه در ادامه‌ی روش‌های توصیف مدارهای ترکیبی به کمک Verilog بود که استفاده از Assign Statement در Verilog را در حالات مختلف شرح دادیم و به کمک مثال‌های متعدد تبیین کردیم. در ادامه مدل‌سازی رفتاری (Behavioral Modeling) در Verilog را که بیشتر به کمک Always Block به عنوان مهم‌ترین بلوک ترتیبی (Procedural) شناخته می‌شود توضیح دادیم و چند مثال طرح کردیم.

• #تحصیلات_و_یادگیری
• #verilog
• #always_block
• #assign
• #آموزش_وریلاگ_و_fpga
• #زبان_توصیف_سخت_افزاری_و