جلسه ۱۵: مدارهای ترکیبی: توصیف رفتاری در Verilog (Behavioral) با Always Block

در این جلسه توصیف رفتاری (Behavioral) مدارهای ترکیبی (Combinational Circuits) را به کمک Verilog HDL ادامه دادیم و از Always Block برای این منظور استفاده کردیم. مکانیزم‌های کنترل جریان در Always را که @ برای Event Control و # برای تاخیر هستند نیز توضیح داده شدند. مفاهیم مرتبط مانند Sensitivity List یا لیست حساسیت نیز شرح داده شدند. انواع Assignmentها در وریلاگ را برای Always توضیح دادیم و چند مثال مانند Decoder، Encoder، و ALU و ... بررسی کردیم. همچنین تفاوت Blocking Assignment و Nonblocking Assignment در Verilog را به کمک چند مثال توضیح دادیم.

• #تحصیلات_و_یادگیری
• #verilog
• #behavioral_modelling
• #always_block
• #event_control
• #لیست_حساسیت