آموزش پیاده سازی به کمک LUT در FPGA Xilinx series7 قابلیت serdes, gearbox
691 بار بازدید -
6 سال پیش
-
در این ویدیو از قابلیت
در این ویدیو از قابلیت های جدید look up table در FPGA های Series7 ultrascale جهت پیاده کردن serdes ratio های متنوع بدون محدودیت های IP core صحبت میشود و مفهومی جدید به نام gearbox در انتقال داده سنکرون معرفی و آموزش داده میشود. Kintex Virtex، استفاده از Distributed RAM LUT. شماره تماس جهت شرکت در دوره ها 09358486397
6 سال پیش
در تاریخ 1397/01/15 منتشر شده
است.
691
بـار بازدید شده