ابو الانوار اوديه

انزل من السماء ماء فسالت اودیة بقدرها،، القاری عبدالرحمن اکبری

کوتاه

توصیف تفسیر مطلع الانوار توسط دکتر نادرعلی، شبکه الکوثر

1:34

معرفی تفسیر مطلع الانوار نوشته دکتر سید عادل نادرعلی

4:14

سوپ مرغ مخصوص

2:27

مثل آب در زندگی

1:36

حلقه تسلا - بخش ۳: توضیح مدار و تست اولیه انتقال انرژی بیسیم با لامپ

3:06

در عمق ناکامی، عملیات داعش برای بمب گذاری در تهران

16:33

جلسه ۹: مدار معادل تونن (Thevenin) و نورتن (Norton)، جمع آثار (Superposition)

31:35

جلسه ۸: محاسبه ی جمع و ضرب در مبنای دو (Binary Add  Mult) و محاسبه ی MOD

21:05

جلسه ۵: منطق ریاضی: قواعد استنتاج منطقی (Rules of Inference)

57:48

جلسه ۱۹: مدارهای مرتبه دوم (RLC): میرای شدید، بحرانی، ضعیف، و حالت نوسانی

1:03:38

جلسه ۱۰: تقویت کننده های عملیاتی (Operational Amplifier) یا آپ امپ (OP-Amp)

53:16

جلسه ۷: Testbench و شبیه سازی طراحی های Verilog به کمک ModelSim

56:29

جلسه ۲۵: الگوریتم کدینگ هافمن (Huffman Coding)، پیمایش درخت، درخت پوشا

56:47

جلسه ۲۳: کوتاه ترین مسیر و الگوریتم دایجکسترا (Dijkstra)، مقدمه ی درخت ها (Tree)

45:02

جلسه ۲۲: حالت دائمی سینوسی: فازور، امپدانس و ادمیتانس (ّImpedance  Admittance)

54:58

جلسه ۱۶: مدارهای مرتبه ی اول، مثال های بیشتر

53:04

جلسه ۱۱: تقویت کننده های عملیاتی (Op Amp)، مثال های بیشتر

55:38

جلسه ۸: مدارهای معادل تونن (Thevenin) و نورتن (Norton)

57:00

جلسه ۷: تحلیل مش (Mesh Analysis)

1:04:44

جلسه 1: مقدمه و معرفی درس، مدارهای فشرده و قوانین کیرشف

1:03:40

منابع وابسته در نرم افزار OrCAD PSpice

13:33

مستند تهران، تقاطع سئول - بخش پنجم

24:53

مستند تهران، تقاطع سئول - بخش نهم (پایانی)

27:24

جلسه ۱۲: ملاحظات ممیز شناور، معرفی استاندارد IEEE-754 برای نمایش Floating Point

54:35

جلسه ۱: مقدمه ای بر چرایی برنامه نویسی موازی، چندهسته ای، HPC و CUDA

59:29

جلسه ۲: آشنایی با برنامه نویسی CUDA C و برنامه نویسی پردازنده های گرافیکی

1:01:01

جلسه ۲۹: مثال طراحی: Adding CPU، طراحی و شبیه سازی یک پردازنده ی ساده با Verilog

55:56

جلسه ۲۶: الگوریتم های مینیمم درخت پوشا (Prim-Jarnik و Kruskal)

40:02

جلسه ۲۸: ترانزیستورهای MOSFET، دروازه های منطقی CMOS، و Pass Transistor

56:09

جلسه ۲۴: مثال طراحی: فیلتر FIR، شبیه سازی با Modelsim، سنتز FPGA با Vivado

1:06:23

جلسه ۲۳: تحلیل گره و مش (Mesh  Node Analysis) در حالت دائمی سینوسی به کمک فازور

57:50

جلسه  ۲۱: سنتز بر روی Spartan-6 FPGA به کمک Xilinx ISE و دیباگ با ChipScope Pro

53:27

جلسه ۲۰:  مثال های بیشتر از پاسخ ضربه و پاسخ پله مدارهای RLC مرتبه دوم

1:08:11

جلسه ۱۸: پاسخ پله و ضربه ی مدارهای مرتبه ی اول، مثال های بیشتر

34:53

جلسه ۱۷: پاسخ پله و ضربه (Step  Impulse Response) برای مدارهای مرتبه ی اول

52:04

جلسه ۱۵: پاسخ کامل مدارهای مرتبه ی اول و راه حل کوتاه برای تحلیل آن ها

37:53

جلسه ۱۳: طراحی منبع جریان با OpAmp، آپ امپ در ناحیه اشباع، ملاحظات عملی آپ امپ

51:26

جلسه ۱۴: مدارهای مرتبه ی اول (First Order RC  RL Circuits)

49:33

جلسه ۶: مثال های بیشتر از تحلیل گره و مقاومت معادل

53:33